Экспериментальное исследование влияния конвейеризации на быстродействие и аппаратные затраты алгоритма помехоустойчивого кодирования Хэмминга
https://doi.org/10.21822/2073-6185-2026-53-2-104-109
Аннотация
Цель. В работе рассмотрено влияние конвейеризации на эффективность реализации кода Хэмминга на ПЛИС. Конвейеризация рассматривалась как метод повышения скорости работы модуля, реализующего алгоритм помехоустойчивого кодирования.
Метод. Эмпирическим путем был произведен анализ скорости работы и аппаратных требований различных реализаций кода Хэмминга на ПЛИС. При проведении исследования рассматривались ресурсы, которые потребляются на ПЛИС, а также максимальная тактовая частота, при которой модуль будет работать корректно.
Результат. Конвейеризация позволила значительно оптимизировать реализацию кода Хэмминга.
Вывод. Конвейеризация является эффективным методов оптимизации реализации кода Хэмминга при корректном подборе глубины конвейера.
Об авторах
С. Д. Редькин
Национальный исследовательский университет «Высшая школа экономики»
Россия
Россия
Редькин Святослав Дмитриевич, студент
101000, г. Москва, ул. Мясницкая, д. 20
Г. И. Качаева
Дагестанский государственный технический университет
Россия
Россия
Гюльханум Ибадулаховна Качаева, кандидат экономических наук, доцент, заведующая кафедрой информационной безопасности и программной инженерии
101000, г. Москва, ул. Мясницкая, д. 20
М. Т. Эфендиев
Национальный исследовательский университет «Высшая школа экономики»
Россия
Россия
Эфендиев Мурад Тимурович, студент
367015, г. Махачкала, проспект Имама Шамиля 70
А. А. Федотенков
Национальный исследовательский университет «Высшая школа экономики»
Россия
Россия
Федотенков Алексей Александрович, студент
101000, г. Москва, ул. Мясницкая, д. 20
Список литературы
1. Hasija T. et al. A survey on performance analysis of different architectures of AES algorithm on FPGA // Modern Electronics Devices and Communication Systems: Select Proceedings of MEDCOM 2021. – 2023. – P. 39-54.
2. Kumar T.M. et al. A low area high speed FPGA implementation of AES architecture for cryptography application // Electronics. – 2021. – Vol. 10. – No. 16. – P. 2023.
3. Kreowsky P., Stabernack B. A full-featured FPGA-based pipelined architecture for SIFT extraction // IEEE access. – 2021. – Vol. 9. – P. 128564-128573.
4. Дашкевич Е. А. Особенности архитектур и режимов работы современных микропроцессоров // Вестник науки и образования. – 2018. – Т. 2. – №. 5 (41). – С. 37-39.
5. Konstantopoulou E., Athanasiou G., Sklavos N. Review and Analysis of FPGA and ASIC Implementations of NIST Lightweight Cryptography Finalists//ACM Computing Surveys. 2025;57(10):1-35.
6. Тарасов И.Е., Люлява Д.В., Дуксин Н.А. Проектирование конвейерных вычислительных устройств с учетом топологического представления // Вестник Рязанского государственного радиотехнического университета. – 2023. – № 86. – С. 86-95.
7. Kobaylo A.S. Architectural Features of Real-Time Computing Systems. Integrated Pipelined Computers // Proceedings of BSTU. Series3:Physical and Mathematical Sciences and Informatics. 2017;9(200):129–132.
8. Костюков А.С. и др. Помехоустойчивое кодирование в современных форматах связи // Вестник Воронежского государственного технического университета. – 2019. – Т. 15. – №. 2. – С. 132-138.
9. Hailes P. et al. A survey of FPGA-based LDPC decoders // IEEE Communications Surveys & Tutorials. – 2015. – Vol. 18. – No. 2. – P. 1098-1122.
10. Khan S.A. et al. Protocols and mechanisms to recover failed packets in wireless networks: History and evolution // IEEE Access. – 2016. – Vol. 4. – P. 4207-4224.
11. Золотарёв В.В., Овечкин Г.В. Помехоустойчивое кодирование // Методы и алгоритмы. Справочник–М.: Горячая линия–Телеком. – 2004.
12. Almazrouei K., Alnajjar K.A. Error-correcting Codes in Communication Systems // 2024 International Wireless Communications and Mobile Computing (IWCMC). – 2024. – P. 1-6.
13. Sabbry N.H., Levina A. Hamming code: An analysis of its reliability and efficiency in computer networks // 2023 International Conference Automatics and Informatics (ICAI). – IEEE, 2023. – P. 356-361.
14. Aliev Y., Ivanova G., Borodzhieva A. Design and Development of Interactive Software Models for Teaching Coding Theory: A Case Study on Hamming Codes—General Algorithm // Applied Sciences. – 2025. – Vol. 15. – No. 8. – P. 4231.
15. Ефанов Д.В., Блюдов А.А. Коды Хэмминга и их обнаруживающие способности в схемах функционального контроля // Информатика и системы управления. – 2012. – №. 2. – С. 100-111.
16. Umapathy K. et al.FPGA based implementation of hamming encoder and decoder. Micro-Electronics and Telecommunication Engineering: Proceedings of 4thICMETE 2020.Singapore:Springer Singapore, 2021:245-251.
17. YosysHQ. Yosys Open SYnthesis Suite [Электронный ресурс]. – 2025. – Режим доступа: https://yosys.readthedocs.io/_/downloads/en/latest/pdf/ (дата обращения: 09.10.2025).
18. Jafarof N., Kent K. B. Enhancing the VTR Flow: Integration of ABC9 via Yosys for Better Technology Mapping and Optimization /2024 International Workshop on Rapid System Prototyping (RSP). IEEE, 2024. – P. 56-62.
19. Гаврилов С.В. и др. Разработка доверенных средств проектирования ИС в базисе гетерогенных ПЛИС // Труды Института системного программирования РАН. – 2023. – Т. 35. – №. 5. – С. 107-126.
20. Камкин А.С. и др. Сравнение инструментов высокоуровневого синтеза и конструирования цифровой аппаратуры //Труды Института системного программирования РАН. 2022. Т.34. – №.5. – С.7-22.
21. Чочаев Р.Ж. и др. Модели и методы анализа структуры коммутационных ресурсов ПЛИС Обзор // Известия высших учебных заведений. Электроника. – 2020. – Т. 25. – №. 5. – С. 410-422.
22. McLoone M., McCanny J.V. Rijndael FPGA implementations utilising look-up tables //Journal of VLSI signal processing systems for signal, image and video technology. – 2003. – Vol. 34. – No. 3. – P. 261-275.
23. YosysHQ/nextpnr: nextpnr portable FPGA place and route tool [Электронный ресурс]. – 2025. – Режим доступа: https://github.com/YosysHQ/nextpnr (дата обращения: 15.09.2025).
Рецензия
Для цитирования:
Редькин С.Д., Качаева Г.И., Эфендиев М.Т., Федотенков А.А. Экспериментальное исследование влияния конвейеризации на быстродействие и аппаратные затраты алгоритма помехоустойчивого кодирования Хэмминга. Вестник Дагестанского государственного технического университета. Технические науки. 2026;53(2):104-109. https://doi.org/10.21822/2073-6185-2026-53-2-104-109
For citation:
Redkin S.D., Kachaeva G.I., Efendiev T.M., Fedotenkov A.A. Experimental study of the influence of pipelining on performance and hardware costs of Hamming error-correcting code algorithm. Herald of Dagestan State Technical University. Technical Sciences. 2026;53(2):104-109. (In Russ.) https://doi.org/10.21822/2073-6185-2026-53-2-104-109
Просмотров:
13
JATS XML
Послать статью по эл. почте 
